
18929371983
時間:2017/3/30 14:30:49
回答(1).布線是整個PCB設(shè)計中最重要的工序,布線的好壞,這將直接影響著PCB板的性能好壞。 一、PCB布線的順序: 在PCB的設(shè)計過程中,布線一般有這么三種境界的劃分: 1、首先是布 通,這時PCB設(shè)計時的最基本的要求。如果線路都沒布通,搞得到處是飛線,那將是一塊不合格的板子,可以說還沒入門。 2、其次是電器性能的滿足。這是衡量一塊 印刷電路板是否合格的標(biāo)準。這是在布通之后,認真調(diào)整布線,使其能達到最佳的電器性能。 3、接著是美觀。假如你的布線布通了,也沒有什么影響電器性能的地方, 但是一眼看過去雜亂無章的,加上五彩繽紛、花花綠綠的,那就算你的電器性能怎么好,在別人眼里還是垃圾一塊。這樣給測試和維修帶來極大的不便。 布線要整齊劃一,不能縱橫交錯毫無章法。這些都要在保證電器性能和滿足其他個別要求的情況下實現(xiàn),否則就是舍本逐末了! 二、PCB布線原則: 1、一般情況下,首先應(yīng)對電源線和地線進行布線,以保證電路板的電氣性能。在條件允許的范圍內(nèi),盡量加寬電源、地線寬度,最好是地線比電源線寬,它們的關(guān)系 是:地線>電源線>信號線,通常信號線寬為:0.2~0.3mm,最細寬度可達0.05~0.07mm,電源線一般為1.2~2.5mm。對數(shù)字電路的 PCB可用寬的地導(dǎo)線組成一個回路, 即構(gòu)成一個地網(wǎng)來使用(模擬電路的地則不能這樣使用) 2、預(yù)先對要求比較嚴格的線(如高頻線)進行布線,輸入端與輸出端的邊線應(yīng)避免相鄰平行,以免產(chǎn)生反射干擾。必要時應(yīng)加地線隔離,兩相鄰層的布線要互相垂直,平行容易產(chǎn)生寄生耦合! 3、振蕩器外殼接地,時鐘線要盡量短,且不能引得到處都是。時鐘振蕩電路下面、特殊高速邏輯電路部分要加大地的面積,而不應(yīng)該走其它信號線,以使周圍電場趨近于零; 4、盡可能采用45o的折線布線,不可使用90o折線,以減小高頻信號的輻射;(要求高的線還要用雙弧線) 5、任何信號線都不要形成環(huán)路,如不可避免,環(huán)路應(yīng)盡量;信號線的過孔要盡量少; 6、關(guān)鍵的線盡量短而粗,并在兩邊加上保護地! 7、通過扁平電纜傳送敏感信號和噪聲場帶信號時,要用“地線-信號-地線”的方式引出! 8、關(guān)鍵信號應(yīng)預(yù)留測試點,以方便生產(chǎn)和維修檢測用 9、原理圖布線完成后,應(yīng)對布線進行優(yōu)化;同時,經(jīng)初步網(wǎng)絡(luò)檢查和DRC檢查無誤后,對未布線區(qū)域進行地線填充,用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用。或是做成多層板,電源,地線各占用一層。
回答(2).PCB默認的都有一個規(guī)則,如果有很多個規(guī)則,比如線寬,可以新建規(guī)則,一般新建規(guī)則的數(shù)字越大,優(yōu)先級越高,也可以點擊左下角的Priorities...彈出的窗口里有Priority,可以按下面的increase或者decrease priority來調(diào)整優(yōu)先級。
回答(3).看你的電路比較簡單,電氣上連通,基本上沒什么問題!只是你的布局布線與你設(shè)置的規(guī)則沖突了,但是不影響制版和電氣性能的! 你設(shè)置的元件最小間距30,最小線寬30,而你的布局和布線沒有達到這個要求! 不過觀察你的PCB,弄出來的板子肯定是沒問題的!如果你要糾正問題的話,要么改規(guī)則,要么改pcb元件間距和布線寬度!
回答(4).PCB布線原則 1.連線精簡原則 連線要精簡,盡可能短,盡量少拐彎,力求線條簡單明了,特別是在高頻回路中,當(dāng)然為了達到阻抗匹配而需要進行特殊延長的線就例外了,例如蛇行走線等。 2.安全載流原則 銅線的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進行設(shè)計,銅線的載流能力取決于以下因素:線寬、線厚(銅鉑厚度)、允許溫升等,下表給出了銅導(dǎo)線的寬度和導(dǎo)線面積以及導(dǎo)電電流的關(guān)系(軍品標(biāo)準),可以根據(jù)這個基本的關(guān)系對導(dǎo)線寬度進行適當(dāng)?shù)目紤]。 3.電磁抗干擾原則 電磁抗干擾原則涉及的知識點比較多,例如銅膜線的拐彎處應(yīng)為圓角或斜角(因為高頻時直角或者尖角的拐彎會影響電氣性能)雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線,盡量避免平行走線,減小寄生耦合等。 一)通常一個電子系統(tǒng)中有各種不同的地線,如數(shù)字地、邏輯地、系統(tǒng)地、機殼地等,地線的設(shè)計原則如下: a.正確的單點和多點接地 在低頻電路中,信號的工作頻率小于1MHZ,它的布線和器件間的電感影響較小,而接地電路形成的環(huán)流對干擾影響較大,因而應(yīng)采用一點接地。當(dāng)信號工作頻率大于10MHZ時,如果采用一點接地,其地線的長度不應(yīng)超過波長的1/20,否則應(yīng)采用多點接地法。 b.數(shù)字地與模擬地分開 若線路板上既有邏輯電路又有線性電路,應(yīng)盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強,例如TTL電路的噪聲容限為0.4~0.6V,CMOS電路的噪聲容限為電源電壓的0.3~0.45倍,而模擬電路只要有很小的噪聲就足以使其工作不正常,所以這兩類電路應(yīng)該分開布局布線。 c.接地線應(yīng)盡量加粗 若接地線用很細的線條,則接地電位會隨電流的變化而變化,使抗噪性能降低。因此應(yīng)將地線加粗,使它能通過三倍于印制板上的允許電流。如有可能,接地線應(yīng)在2~3mm以上。 d.接地線構(gòu)成閉環(huán)路 只由數(shù)字電路組成的印制板,其接地電路布成環(huán)路大多能提高抗噪聲能力。因為環(huán)形地線可以減小接地電阻,從而減小接地電位差。 二)配置退藕電容 PCB設(shè)計的常規(guī)做法之一是在印刷板的各個關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙,退藕電容的一般配置原則是: a.電源的輸入端跨接10~100uf的電解電容器,如果印制電路板的位置允許,采用100uf以上的電解電容器抗干擾效果會更好。 b.原則上每個集成電路芯片都應(yīng)布置一個0.01uf~`0.1uf的瓷片電容,如遇印制板空隙不夠,可每4~8個芯片布置一個1~10uf的鉭電容(最好不用電解電容,電解電容是兩層薄膜卷起來的,這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感,最好使用鉭電容或聚碳酸醞電容)。 c.對于抗噪能力弱、關(guān)斷時電源變化大的器件,如RAM、ROM存儲器件,應(yīng)在芯片的電源線和地線之間直接接入退藕電容。 d.電容引線不能太長,尤其是高頻旁路電容不能有引線。 三)過孔設(shè)計 在高速PCB設(shè)計中,看似簡單的過孔也往往會給電路的設(shè)計帶來很大的負面效應(yīng),為了減小過孔的寄生效應(yīng)帶來的不利影響,在設(shè)計中可以盡量做到: a.從成本和信號質(zhì)量兩方面來考慮,選擇合理尺寸的過孔大小。例如對6- 10層的內(nèi)存模塊PCB設(shè)計來說,選用10/20mil(鉆孔/焊盤)的過孔較好,對于一些高密度的小尺寸的板子,也可以嘗試使用8/18Mil的過孔。在目前技術(shù)條件下,很難使用更小尺寸的過孔了(當(dāng)孔的深度超過鉆孔直徑的6倍時,就無法保證孔壁能均勻鍍銅);對于電源或地線的過孔則可以考慮使用較大尺寸,以減小阻抗。 b.使用較薄的PCB板有利于減小過孔的兩種寄生參數(shù)。 c.PCB板上的信號走線盡量不換層,即盡量不要使用不必要的過孔。 d.電源和地的管腳要就近打過......
回答(5).在Design--Rules...--Routing--Width 下面添加需要設(shè)定的規(guī)則,有多少個就添加多少個。 安全間距一般用10mil就可以了,鋪銅時需要大些,設(shè)為20mil。
回答(6).根據(jù)你提供的提示,你的過孔、絲網(wǎng)印刷、阻焊層……的設(shè)置上應(yīng)該逐條核對檢查,應(yīng)該是設(shè)置問題?如果不影響使用,可以放寬規(guī)則限制,其實錯誤不多,逐條解決,相同的問題改一處就行了。
回答(7).在你畫的PCB上如果有不合規(guī)則的它會以綠色警告。如果沒有警告就說明你的PCB是符合規(guī)則的。要改變或者自定規(guī)則,可以在PCB界面右擊》rule,在里面有各種規(guī)則設(shè)定。當(dāng)你在這里改變規(guī)則后,DXP會自動重新檢測你的板子,有不符合新規(guī)則的會發(fā)出綠色警告。 希望采納,有問題可追問。謝謝
回答(8).DC電源插座,既然你封裝是這樣的話,那沒辦法了,肯定報錯,顯綠的,沒事直接忽略它好了,不過你要關(guān)注的是他最后做出來是不是一個長條的孔,看3D視圖的話,應(yīng)該是出現(xiàn)兩個小孔,你看看機械層,是不是一個長條的圓,如果是,那么就沒事了,到時候廠家會給你加工成長條的形狀的
PCB用紅色復(fù)合膠紙 耐高溫美紋紅膠帶 耐高溫300度美紋12mm*33m
PCB線路板打樣制板生產(chǎn)加工 超長板 PCB鋁基板,1000mm以上長板
Altium designer10原理圖中update PCB出現(xiàn)add pins to nets和add component class members二項錯誤
suggested pcb hole size=Φ.032±.002什么意思
![]() |
|||